Gerbang Logika NOR dan NAND Versi Transistor dan Versi IC Digital

 Hello Sahabat Elektronika...

Salam bertemu kembali dengan saya Pemilik Blog "Kepintaran Titipan", tanpa henti-henti nya saya akan menyapa teman semua. Semoga kita dalam keadaan sehat selalu.

Postingan kali ini untuk melanjutkan gerbang logika yang pada postingan sebelumnya saampai pada gerbang logika XOR (Exclusive OR).

Gerbang Logika NOR

Gerbang logika NOR merupakan gerbang logika gabungan dari logika OR dan NOT. Sehingga outputnya adalah kebalikan dari output logika OR. Logika OR Merupakan gerbang logika yang memiliki output berlogika HIGH (1) jika salah satu inputnya berlogika HIGH. Akan mengasilkan output pada logika LOW (0) jika kedua inputnya berlogika LOW (0). 

Berikut adalah schematic gerbang logika NOR versi Transistor dan IC digital yang saya buat dengan Proteus 7.10.

Gambar ini menunjukkan pada saat simulasi belum dijalankan gambar kiri adalah versi Transistor, kanan versi IC digital , dan tabel Ekspresi Boelan.

Gambar di atas pada saat simulasi dijalankan dan diberikan logika LOW (0) pada kedua input dan jelas terlihat pada output logika HIGH (1). Kedua gambar di atas hanya dibedakan oleh ukuran kemasan saja. Jauh sebelum teknologi IC ditemukan, semua rangkaian elektronika dibentuk dari kemasan besar sperti gambar kiri.

Gambar di atas pada saat simulasi dijalankan dan pada input diberi logika seperti yang tertera pada tabel Ekspresi Boelan dan outputnya juga persis seperti pada tabel. Demikan penjelasan singkat tentang Gerbang Logika NOR.

Baca Juga : Gerbang Logika OR dan XOR versi Transistor dan Integrated Circuit (IC).

Gerbang Logika NAND

Gerbang logika NAND adalah merupakan gerbang logika gabungan AND dan NOT, sehingga outputnya menghasilkan kebalikan dari output gerbang logika AND. Gerbang logika AND merupakan gerbang logika yang memiliki Output HIGH (1) hanya jika kedua Input dalam kondisi HIGH (1). Kondisi Output dari gerbang AND akan menjadi LOW (0) jika salah satu atau kedua Inputnya dalam keadaan LOW (0).

Berikut adalah gambar schematic Logika NAND pada Proteus 7.10

Gambar di atas menunjukkan simulasi pada proteus saat input diberikan logika HIGH (1), output berada pada logika LOW(0). Jelas seperti yang tertera pada tabel, dimana pada saat kedua input logika HIGH maka output berada pada logika LOW.

Gambar di atas merupakan simulasi pada proteus, seperti yang terlihat pada Tabel apabila salah satu atau kedua input berada pada logika LOW, maka output berada pada logika HIGH. Demikianlah penjelasan tentang gerbang logika kali ini. Semoga bermanfaat buat kita semua.

Apabila ada kesalahan kata dalam penulisan mohon diberikan kritik dan saran melalui kolom komentar. Terima kasih..